Samara University Repository
Welcome!
| Title: | Оптимизация блока тестирования цифровых ячеек блочной памяти |
| Authors: | Банталов А. А. Козлова И. Н. Лизункова Д. А. |
| Keywords: | моделирование ошибок блоки тестирования электроника цифровые ячейки блочной памяти проектирование BIST |
| Issue Date: | 2020 |
| Citation: | Банталов, А. А. Оптимизация блока тестирования цифровых ячеек блочной памяти : вып. квалификац. работа по направлению подгот. 11.03.04 "Электроника и наноэлектроника" (уровень бакалавриата) / А. А. Банталов ; рук. работы И. Н. Козлова ; нормоконтролер Д. А. Лизункова ; Минобрнауки России, Самар. нац. исслед. ун-т им. С. П. Королева (Самар. ун-т), Ин-т информатики, математики и электроники,. - Самара, 2020. - on-line |
| Abstract: | Целью работы является оптимизация и реализация блока тестированияцифровой ячейки блочной памяти на Verilog.Результаты данной дипломной работы могут быть использованы дляразработки блоков самотестирования для цифровых ячеек памяти. |
| URI: | http://repo.ssau.ru/jspui/handle/123456789/51293 |
| Appears in Collections: | Выпускные квалификационные работы |
Files in This Item:
| File | Size | Format | |
|---|---|---|---|
| Банталов_Артём_Алексеевич_Оптимизация_блока_тестирования_цифровых.pdf | 1.47 MB | Adobe PDF | View/Open Request a copy |
Items in Repository are protected by copyright, with all rights reserved, unless otherwise indicated.