Title: Разработка цифрового блока верификации ячейки энергонезависимой памяти
Authors: Самохин Д. Д.
Козлова И. Н.
Шишкина Д. А.
Keywords: VERILOG
встроенная система самотестирования
маршевые тесты
методы верификации
постоянное запоминающее устройство (ПЗУ)
цифровые блоки ячеек
ячейки энергонезависимой памяти
Issue Date: 2021
Citation: Самохин, Д. Д. Разработка цифрового блока верификации ячейки энергонезависимой памяти : вып. квалификац. работа по направлению подгот. 11.03.04 "Электроника и наноэлектроника" (уровень бакалавриата) / Д. Д. Самохин ; рук. работы И. Н. Козлова ; нормоконтролер Д. А. Шишкина ; Минобрнауки России, Самар. нац. исслед. ун-т им. С. П. Королева (Самар. ун-т), Ин-т информатики, математики и электроники, Фа. - Самара, 2021. - on-line
Abstract: В работе рассматриваются методы верификации постоянных запоминающих устройств, свойственные им модели неисправностей, а также структуры встроенной си- стемы самотестирования. Цель работы – разработка метода верификации энергонезависимой ячейки памяти, который бы имел большую покрывающую способность и быстродействие В результате был выбран и оптимизирован маршевый алгоритм тестирования March- FT в соответствии с целью работы. Разработана на языке описания аппаратуры Verilog по- веденческая модель встроенной системы самотестирования с архитектурой, поддерживаю- щей оптимизированный алгоритм.
URI: http://repo.ssau.ru/jspui/handle/123456789/55202
Appears in Collections:Выпускные квалификационные работы



Items in Repository are protected by copyright, with all rights reserved, unless otherwise indicated.