1. Репозиторий Самарского национального исследовательского университета имени академика С.П. Королёва
  2. 05. Выпускные квалификационные работы
  3. Выпускные квалификационные работы
Full metadata record
DC FieldValueLanguage
dc.contributor.authorДанилов М. Д.
dc.contributor.authorКозлова И. Н.
dc.contributor.authorШишкина Д. А.
dc.coverage.spatialVERILOG
dc.coverage.spatialверификация цифровой ячейки памяти
dc.coverage.spatialвстроенная система самотестирования
dc.coverage.spatialмаршевые тесты
dc.coverage.spatialполупостоянные запоминающие устройства
dc.coverage.spatialцифровые ячейки памяти
dc.creatorДанилов М. Д.
dc.date2021
dc.date.accessioned2025-11-27T12:26:48Z-
dc.date.available2025-11-27T12:26:48Z-
dc.date.issued2021
dc.identifier.identifierRU\НТБ СГАУ\ВКР20210914144505
dc.identifier.citationДанилов, М. Д. Разработка блока верификации цифровой ячейки памяти полупостоянного запоминающего устройства : вып. квалификац. работа по направлению подгот. 11.03.04 "Электроника и наноэлектроника" (уровень бакалавриата) / М. Д. Данилов ; рук. работы И. Н. Козлова ; нормоконтролер Д. А. Шишкина ; Минобрнауки России, Самар. нац. исслед. ун-т им. С. П. Королева (Самар. ун-т), Ин-т информатики, математики и электроники, Фа. - Самара, 2021. - on-line
dc.identifier.urihttp://repo.ssau.ru/jspui/handle/123456789/55174-
dc.description.abstractВ работе рассматриваются методы верификации постоянных запоминающихустройств, свойственные им модели неисправностей, а также структуры встроенной системысамотестирования.Цель работы – разработка блока верификации цифровой ячейки памятиполупостоянного запоминающего устройства.В результате был выбран и модернизирован маршевый алгоритм тестирования Disturbв соответствии с целью работы. Разработана на языке описания аппаратуры Verilogповеденческая модель встроенной системы самотестирования с архитектурой,поддерживающей модернизированный алгоритм.
dc.subjectVERILOG
dc.subjectверификация цифровой ячейки памяти
dc.subjectвстроенная система самотестирования
dc.subjectмаршевые тесты
dc.subjectполупостоянные запоминающие устройства
dc.subjectцифровые ячейки памяти
dc.subject.rugasnti50.01
dc.subject.udc004.9
dc.titleРазработка блока верификации цифровой ячейки памяти полупостоянного запоминающего устройства
dc.typeText
local.contributor.authorМинистерство образования и науки России
local.contributor.authorСамарский национальный исследовательский университет им. С. П. Королева (Самарский университет)
local.contributor.authorИнститут информатики
local.contributor.authorматематики и электроники
local.identifier.oldurihttp://repo.ssau.ru/handle/Vypusknye-kvalifikacionnye-raboty/Razrabotka-bloka-verifikacii-cifrovoi-yacheiki-pamyati-polupostoyannogo-zapominaushego-ustroistva-94365
Appears in Collections:Выпускные квалификационные работы

Files in This Item:
File SizeFormat 
Данилов_Максим_Дмитриевич_Разработка_блока_верификации_цифровой.pdf2.23 MBAdobe PDFView/Open    Request a copy
Show simple item record


Items in Repository are protected by copyright, with all rights reserved, unless otherwise indicated.