Разработка метода верификации цифровой ячейки оперативного запоминающего устройства

Попов А. В.; Головашкин Д. Л.; Саноян А. Г.

Title:	Разработка метода верификации цифровой ячейки оперативного запоминающего устройства
Authors:	Попов А. В. Головашкин Д. Л. Саноян А. Г.
Keywords:	встроенная система самотестирования язык описания аппаратуры статическое оперативное запоминающее устройство Cadence маршевые тесты
Issue Date:	2019
Citation:	Попов, А. В. Разработка метода верификации цифровой ячейки оперативного запоминающего устройства : вып. квалификац. работа по направлению подгот. "Электроника и наноэлектроника" (уровень бакалавриата) / А. В. Попов ; рук. работы Д. Л. Головашкин ; нормоконтролер А. Г. Саноян ; Минобрнауки России, Самар. нац. исслед. ун-т им. С. П. Королева (Самар. ун-т), Ин-т информатики, математики и электроники, Фа. - Самаpа, 2019. - on-line
Abstract:	В работе рассматриваются методы верификации статических оперативных запоминающих устройств и встроенные системы самотестирования.Цель работы – разработка быстрого метода верификации микросхемы статического оперативного запоминающего устройства со 100% по
URI:	http://repo.ssau.ru/jspui/handle/123456789/51824
Appears in Collections:	Выпускные квалификационные работы

Files in This Item:

File	Size	Format
Попов_Антон_Вадимович_Разработка_метода_верификации_цифровой.pdf	2.58 MB	Adobe PDF	View/Open Request a copy

Show full item record

Samara University Repository

Welcome!