1. Репозиторий Самарского национального исследовательского университета имени академика С.П. Королёва
  2. 05. Выпускные квалификационные работы
  3. Выпускные квалификационные работы
Full metadata record
DC FieldValueLanguage
dc.contributor.authorБондаренко М. И.
dc.contributor.authorКозлова И. Н.
dc.coverage.spatialязык программирования SystemVerilog
dc.coverage.spatialрастеризация
dc.coverage.spatialрасчет энергопотребления
dc.coverage.spatialрасчет производительности
dc.coverage.spatialVGA интерфейс
dc.coverage.spatialкомпьютерная графика
dc.coverage.spatialмоделирование
dc.coverage.spatialвершинный шейдер
dc.creatorБондаренко М. И.
dc.date2020
dc.date.accessioned2025-11-26T13:54:35Z-
dc.date.available2025-11-26T13:54:35Z-
dc.date.issued2020
dc.identifier.identifierRU\НТБ СГАУ\ВКР20200625133916
dc.identifier.citationБондаренко, М. И. Реализация графического конвейера на ПЛИС : вып. квалификац. работа по направлению подгот. 11.03.04 "Электроника и наноэлектроника" (уровень бакалавриата) / М. И. Бондаренко ; рук. работы И. Н. Козлова ; М-во науки и высш. образования Рос. Федерации, Самарский национальный исследовательский университет им. С. П. Королева (Самарский ун-т), Ин-т информатики. - Самара, 2020. - on-line
dc.identifier.urihttp://repo.ssau.ru/jspui/handle/123456789/44369-
dc.description.abstractРазработана система фиксированного графического конвейера с описанием на языке SystemVerilog. Спроектированы модули, входящие в состав графического конвейера, а именно: вершинный шейдер, растеризатор, пиксельный шейдер, а также вспомогательные модули: модуль управления VGA интерфейсом, главный модуль управления всей системой, фрейм-буфер, z-буфер и ROM-память. Проведено моделирование некоторых отдельных модулей и модуля верхнего уровня. Проведено тестирование на отладочной плате Nexus 4 DDR Artix-7 FPGA. Рассчитаны производительность и энергопотребление системы.
dc.subjectVGA интерфейс
dc.subjectвершинный шейдер
dc.subjectкомпьютерная графика
dc.subjectмоделирование
dc.subjectрастеризация
dc.subjectрасчет производительности
dc.subjectрасчет энергопотребления
dc.subjectязык программирования SystemVerilog
dc.subject.rugasnti50.10.43
dc.subject.udc004.92
dc.titleРеализация графического конвейера на ПЛИС
dc.typeText
local.contributor.authorМинистерство науки и высшего образования Российской Федерации
local.contributor.authorСамарский национальный исследовательский университет им. С. П. Королева (Самарский университет)
local.contributor.authorИнститут информатики
local.contributor.authorматематики и электроники
local.identifier.oldurihttp://repo.ssau.ru/handle/Vypusknye-kvalifikacionnye-raboty/Realizaciya-graficheskogo-konveiera-na-PLIS-vyp-kvalifikac-rabota-po-napravleniu-podgot-110304-Elektronika-i-nanoelektronika-uroven-bakalavriata-85039
Appears in Collections:Выпускные квалификационные работы

Files in This Item:
File SizeFormat 
Бондаренко_Михаил_Игоревич_Реализация_графического_конвейера.pdf2.2 MBAdobe PDFView/Open    Request a copy
Show simple item record


Items in Repository are protected by copyright, with all rights reserved, unless otherwise indicated.