| Title: | Распределенная обработка изображений на основе однотипных IP-ядер в архитектуре ПЛИС/FPGA |
| Other Titles: | Distributed image processing based on the same IP-cores in FPGA-architecture |
| Authors: | Захаров, В.М. Шалагин, С.В. Эминов, Б.Ф. |
| Issue Date: | May-2019 |
| Publisher: | Новая техника |
| Citation: | Захаров В.М. Распределенная обработка изображений на основе однотипных IP-ядер в архитектуре ПЛИС/FPGA / Захаров В.М., Шалагин С.В., Эминов Б.Ф. // Сборник трудов ИТНТ-2019 [Текст]: V междунар. конф. и молодеж. шк. "Информ. технологии и нанотехнологии": 21-24 мая: в 4 т. / Самар. нац.-исслед. ун-т им. С. П. Королева (Самар. ун-т), Ин-т систем. обраб. изобр. РАН-фил. ФНИЦ "Кристаллография и фотоника" РАН; [под ред. В.А. Фурсова]. - Самара: Новая техника, 2019. – Т. 4: Науки о данных. - 2019. - С. 135-139. |
| Abstract: | Решается задача обработки изображений, двумерных массивов данных, за счет реализации двумерного быстрого преобразования Фурье (БПФ) при использовании однотипных аппаратных модулей – IP-ядер в архитектуре ПЛИС семейства Virtex-6. Показана возможность параллельной реализации каждого из этапов двумерного БПФ на основе четырех преобразований вида «бабочка» (ПрБ) над четырьмя элементами обрабатываемого массива данных. Получены оценки временной и аппаратной сложности IP-ядра, реализующего ПрБ, которое применяется и при реализации одномерного БПФ. Результаты могут быть использованы для оценки аппаратных и временных затрат при выполнении двумерного БПФ над массивом заданной размерности при использовании распределенных вычислительных систем с программируемой архитектурой, как существующих, так и перспективных. The problem of image processing, two-dimensional data arrays, to the implementation of two - dimensional fast Fourier transform (FFT) using the same type of hardware modules-IP-cores family Virtex-6 FPGA-architecture is solving. The possibility of parallel implementation of each stage of the two-dimensional FFT on the basis of four transformations of the «butterfly» (TrB) over four elements of the processed data array is shown. Estimates of the time and hardware complexity of the IP-core implementing TrB, which is used in the implementation of one-dimensional FFT, are obtained. The results can be used to estimate hardware and time complexity when performing a two-dimensional FFT over an array of a given dimension using distributed computing systems with programmable architecture, both existing and prospective. |
| URI: | http://repo.ssau.ru/jspui/handle/123456789/11073 |
| Appears in Collections: | Информационные технологии и нанотехнологии |
Files in This Item:
| File | Description | Size | Format | |
|---|---|---|---|---|
| paper18.pdf | Основная статья | 154.51 kB | Adobe PDF | View/Open |
Items in Repository are protected by copyright, with all rights reserved, unless otherwise indicated.