Отрывок: Основные из них – VerlilogHDL и VHDL. Написание HDL файла сопровождается функционально-логическим моделированием, задачей которого является тестирование логики работы проектируемого устройства. Cadence Design Systems Inc предлагает пакет программ INCISIVE, предназначенный для верификации цифровых проектов на уровне RTL. В него входят такие инструменты, как HDL Analysis and Lint (HAL), Simvision, Indago и прочие. Инструмент HDL Analy...
Название : | Разработка топологии генератора псевдослучайных сигналов для навигационного приемника |
Авторы/Редакторы : | Бойко П. В. Головашкин Д. Л. Козлова И. Н. Саноян А. Г. Минобрнауки России Самарский национальный исследовательский университет им. С. П. Королева (Самарский университет) Институт информатики математики и электроники |
Дата публикации : | 2019 |
Библиографическое описание : | Бойко, П. В. Разработка топологии генератора псевдослучайных сигналов для навигационного приемника : вып. квалификац. работа по направлению подгот. "Электроника и наноэлектроника" (уровень бакалавриата) / П. В. Бойко ; рук. работы Д. Л. Головашкин ; консультант И. Н. Козлова ; нормоконтролер А. Г. Саноян ; Минобрнауки России, Самар. нац. исслед. ун-т им. С. П. Королева (Самар. ун-т), Ин-т информатики,. - Самаpа, 2019. - on-line |
Аннотация : | Объектом исследования настоящей работы являются цифровой генератор псевдослучайных сигналов для навигационного приемника и получение его топологии средствами автоматического проектирования. Цель работы – разработка топологии СФ-блока генератора псевдослучайных сигналов для проектирования топологии микросхемы навигационного приемника типа «система на кристалле». В работе была разработана поведенческая модель генератора псевдослучайных сигналов на языке VerilogHDL. Проведена формальная верификация модели с помощью тестовой среды. Средствами автоматизированного проектирования электроники от компании Cadence Design Systems произведен логический и физический синтез модели устройства, результатом которой является топология СФ-блока. Полученная топология прошла несколько стадий оптимизации, физическую и временную верификацию. Проведен анализ чувствительности параметров устройства к различным условиям эксплуатации. |
Другие идентификаторы : | RU\НТБ СГАУ\ВКР20190807155716 |
Ключевые слова: | GPS Сadence топология СФ-блока спутниковая навигация генератор псевдослучайных сигналов |
Располагается в коллекциях: | Выпускные квалификационные работы |
Файлы этого ресурса:
Файл | Размер | Формат | |
---|---|---|---|
Бойко_Петр_Валериевич_Разработка_топологии_генератора_псевдослучайных.pdf | 2.45 MB | Adobe PDF | Просмотреть/Открыть |
Показать полное описание ресурса
Просмотр статистики
Поделиться:
Все ресурсы в архиве электронных ресурсов защищены авторским правом, все права сохранены.