Отрывок: Основные из них – VerlilogHDL и VHDL. Написание HDL файла сопровождается функционально-логическим моделированием, задачей которого является тестирование логики работы проектируемого устройства. Cadence Design Systems Inc предлагает пакет программ INCISIVE, предназначенный для верификации цифровых проектов на уровне RTL. В него входят такие инструменты, как HDL Analysis and Lint (HAL), Simvision, Indago и прочие. Инструмент HDL Analy...
Полная запись метаданных
Поле DC Значение Язык
dc.contributor.authorБойко П. В.ru
dc.contributor.authorГоловашкин Д. Л.ru
dc.contributor.authorКозлова И. Н.ru
dc.contributor.authorСаноян А. Г.ru
dc.contributor.authorМинобрнауки Россииru
dc.contributor.authorСамарский национальный исследовательский университет им. С. П. Королева (Самарский университет)ru
dc.contributor.authorИнститут информатикиru
dc.contributor.authorматематики и электроникиru
dc.coverage.spatialGPSru
dc.coverage.spatialСadenceru
dc.coverage.spatialтопология СФ-блокаru
dc.coverage.spatialспутниковая навигацияru
dc.coverage.spatialгенератор псевдослучайных сигналовru
dc.creatorБойко П. В.ru
dc.date.issued2019ru
dc.identifierRU\НТБ СГАУ\ВКР20190807155716ru
dc.identifier.citationБойко, П. В. Разработка топологии генератора псевдослучайных сигналов для навигационного приемника : вып. квалификац. работа по направлению подгот. "Электроника и наноэлектроника" (уровень бакалавриата) / П. В. Бойко ; рук. работы Д. Л. Головашкин ; консультант И. Н. Козлова ; нормоконтролер А. Г. Саноян ; Минобрнауки России, Самар. нац. исслед. ун-т им. С. П. Королева (Самар. ун-т), Ин-т информатики,. - Самаpа, 2019. - on-lineru
dc.description.abstractОбъектом исследования настоящей работы являются цифровой генератор псевдослучайных сигналов для навигационного приемника и получение его топологии средствами автоматического проектирования. Цель работы – разработка топологии СФ-блока генератора псевдослучайных сигналов для проектирования топологии микросхемы навигационного приемника типа «система на кристалле». В работе была разработана поведенческая модель генератора псевдослучайных сигналов на языке VerilogHDL. Проведена формальная верификация модели с помощью тестовой среды. Средствами автоматизированного проектирования электроники от компании Cadence Design Systems произведен логический и физический синтез модели устройства, результатом которой является топология СФ-блока. Полученная топология прошла несколько стадий оптимизации, физическую и временную верификацию. Проведен анализ чувствительности параметров устройства к различным условиям эксплуатации.ru
dc.format.extentЭлектрон. дан. (1 файл : 2,4 Мб)ru
dc.titleРазработка топологии генератора псевдослучайных сигналов для навигационного приемникаru
dc.typeTextru
dc.subject.rugasnti55.49ru
dc.subject.udc629.78ru
dc.textpartОсновные из них – VerlilogHDL и VHDL. Написание HDL файла сопровождается функционально-логическим моделированием, задачей которого является тестирование логики работы проектируемого устройства. Cadence Design Systems Inc предлагает пакет программ INCISIVE, предназначенный для верификации цифровых проектов на уровне RTL. В него входят такие инструменты, как HDL Analysis and Lint (HAL), Simvision, Indago и прочие. Инструмент HDL Analy...-
Располагается в коллекциях: Выпускные квалификационные работы

Файлы этого ресурса:
Файл Размер Формат  
Бойко_Петр_Валериевич_Разработка_топологии_генератора_псевдослучайных.pdf2.45 MBAdobe PDFПросмотреть/Открыть  
Показать базовое описание ресурса Просмотр статистики
Поделиться:



Все ресурсы в архиве электронных ресурсов защищены авторским правом, все права сохранены.