Разработка цифрового блока верификации ячейки энергонезависимой памяти

Abstract

В работе рассматриваются методы верификации постоянных запоминающих устройств, свойственные им модели неисправностей, а также структуры встроенной си- стемы самотестирования. Цель работы – разработка метода верификации энергонезависимой ячейки памяти, который бы имел большую покрывающую способность и быстродействие В результате был выбран и оптимизирован маршевый алгоритм тестирования March- FT в соответствии с целью работы. Разработана на языке описания аппаратуры Verilog по- веденческая модель встроенной системы самотестирования с архитектурой, поддерживаю- щей оптимизированный алгоритм.