Отрывок: таблицу). При этом он требует по две операции стирания и программирования памяти (как и тест March Flash), но на две операции чтения больше по сравнению с тем же March Flash. Тогда его сложность будет оцениваться как С(March- FT)=6Nr+2Np+2f(N). Для уменьшения числа операций записи при тестировании памяти был предложен тест Diagonal-FT[7]: {(f); ↑...
Полная запись метаданных
Поле DC Значение Язык
dc.contributor.authorДанилов М. Д.ru
dc.contributor.authorКозлова И. Н.ru
dc.contributor.authorШишкина Д. А.ru
dc.contributor.authorМинистерство образования и науки Россииru
dc.contributor.authorСамарский национальный исследовательский университет им. С. П. Королева (Самарский университет)ru
dc.contributor.authorИнститут информатикиru
dc.contributor.authorматематики и электроникиru
dc.coverage.spatialVERILOGru
dc.coverage.spatialверификация цифровой ячейки памятиru
dc.coverage.spatialвстроенная система самотестированияru
dc.coverage.spatialмаршевые тестыru
dc.coverage.spatialполупостоянные запоминающие устройстваru
dc.coverage.spatialцифровые ячейки памятиru
dc.creatorДанилов М. Д.ru
dc.date.issued2021ru
dc.identifierRU\НТБ СГАУ\ВКР20210914144505ru
dc.identifier.citationДанилов, М. Д. Разработка блока верификации цифровой ячейки памяти полупостоянного запоминающего устройства : вып. квалификац. работа по направлению подгот. 11.03.04 "Электроника и наноэлектроника" (уровень бакалавриата) / М. Д. Данилов ; рук. работы И. Н. Козлова ; нормоконтролер Д. А. Шишкина ; Минобрнауки России, Самар. нац. исслед. ун-т им. С. П. Королева (Самар. ун-т), Ин-т информатики, математики и электроники, Фа. - Самара, 2021. - on-lineru
dc.description.abstractВ работе рассматриваются методы верификации постоянных запоминающихустройств, свойственные им модели неисправностей, а также структуры встроенной системысамотестирования.Цель работы – разработка блока верификации цифровой ячейки памятиполупостоянного запоминающего устройства.В результате был выбран и модернизирован маршевый алгоритм тестирования Disturbв соответствии с целью работы. Разработана на языке описания аппаратуры Verilogповеденческая модель встроенной системы самотестирования с архитектурой,поддерживающей модернизированный алгоритм.ru
dc.format.extentЭлектрон. дан. (1 файл : 2,2 Мб)ru
dc.titleРазработка блока верификации цифровой ячейки памяти полупостоянного запоминающего устройстваru
dc.typeTextru
dc.subject.rugasnti50.01ru
dc.subject.udc004.9ru
dc.textpartтаблицу). При этом он требует по две операции стирания и программирования памяти (как и тест March Flash), но на две операции чтения больше по сравнению с тем же March Flash. Тогда его сложность будет оцениваться как С(March- FT)=6Nr+2Np+2f(N). Для уменьшения числа операций записи при тестировании памяти был предложен тест Diagonal-FT[7]: {(f); ↑...-
Располагается в коллекциях: Выпускные квалификационные работы

Файлы этого ресурса:
Файл Размер Формат  
Данилов_Максим_Дмитриевич_Разработка_блока_верификации_цифровой.pdf2.23 MBAdobe PDFПросмотреть/Открыть  
Показать базовое описание ресурса Просмотр статистики
Поделиться:



Все ресурсы в архиве электронных ресурсов защищены авторским правом, все права сохранены.