

Стенд проверки цифровых устройств, выполняющих обработку на ПЛИС

В.А. Иванникова
Санкт-Петербургский
Политехнический
университет имени Петра Великого
Санкт-Петербург, Россия
ivannikova.va@edu.spbstu.ru

В.В. Давыдов
Санкт-Петербургский
Политехнический
университет имени Петра Великого
Санкт-Петербург, Россия
ВНИИФ Российской академии наук
Московская область, Россия
davydov_vadim66@mail.ru

П.Н. Горицков
Санкт-Петербургский
государственный
электротехнический университет
“ЛЭТИ” им. В. И. Ульянова (Ленина)
Санкт-Петербург, Россия

Аннотация—Предложены стенд и методика тестирования цифровых устройств на ПЛИС, выполняющих прием и обработку данных. Для тестирования цифрового устройства разработан проект ПЛИС с использованием преобразования Гильберта и дискретного преобразования Фурье. Выполнено измерение характеристик АЦП цифрового устройства.

Ключевые слова— ПЛИС, программное обеспечение, цифровая обработка сигналов, преобразование Гильберта, дискретное преобразование Фурье.

1. ВВЕДЕНИЕ

Встраиваемые вычислители решают широкий спектр задач в средствах связи, локации, навигации, управления, радиомониторинга и др. [1-4]. Во всех этих областях существует необходимость в программных и аппаратных решениях для получения, обработки и анализа поступающих данных. Для этого часто используются следующие аппаратные решения: универсальные процессоры, DSP-микропроцессоры, графические процессоры (GPU) и программируемые логические интегральные схемы (ПЛИС)

Устройства ЦОС на основе ПЛИС типа FPGA имеют следующие преимущества [5]:

- за счет параллельного выполнения операций достигается высокая скорость обработки;
- детерминированная задержка позволяет точно определять время выполнения вычислительных операций;
- возможность использования программных модулей, предоставляемых производителями ПЛИС;

Перечисленные преимущества ПЛИС типа FPGA обусловили их широкое применение при создании систем ЦОС для встраиваемых вычислителей.

Однако отладка работы системы ЦОС и ее взаимодействия с внешними узлами, как правило, является трудоемким и длительным процессом.

В то же время система ЦОС встраиваемого вычислителя часто содержит в своем составе АЦП. Поэтому одним из возможных способов проверки работоспособности системы ЦОС и ее сопряжения с внешними узлами заключается в реализации основных преобразований ЦОС после АЦП.

2. ТЕСТИРОВАНИЕ АППАРАТНЫХ СРЕДСТВ ОБРАБОТКИ И АНАЛИЗА ДАННЫХ

Тестируемое устройство содержит ПЛИС XСКU040-2FFVA1156I и АЦП EV10AQ190A. Тестовый программный проект для ПЛИС содержит два крупных программных модуля: связь с внешним аппаратным узлом и ЦОС. Подключение к АЦП мы проверяем с помощью правильной настройки подключаемых интерфейсов, а преобразование Гильберта (ПГ) позволяет сформировать комплексные отчеты, к которым применяется дискретное преобразование Фурье (ДПФ).

В тестируемом устройстве используются два интерфейса передачи данных: JTAG и Ethernet.

По интерфейсу JTAG выполняется программирование ПЛИС и передача результатов ЦОС на ПК. Это значительно упрощает отладку микросхем, поскольку исключается необходимость тестирования с осциллографом.

По интерфейсу Ethernet выполняется конфигурирование ПЛИС.

Входной сигнал поступает с АЦП на ПЛИС, где осуществляется ЦОС.

Проверка исправности цифрового устройства состоит из следующих этапов:

1. Проверка программного обеспечения (ПО). Для работы каждого узла пишется свой блок ПО. При проверке, в случае правильной работы этого модуля, блок считается исправным и прошедшим верификацию.

2. Схемотехническая отладка. Проверяются все контакты и узлы, подается питание, проверяется напряжение. Необходимость такой отладки обуславливается ошибками на производстве (некоторые контакты могут оказаться не пропаянными) и возможностью выхода из строя компонентов.

3. Тестирование внешних узлов и сопряжение с ними.

Инструментом анализа сигналов является преобразование Гильберта (ПГ) для получения аналитического сигнала, то есть сигнала, в спектре которого компоненты с отрицательными частотами отсутствуют, а его действительная часть равна исходному действительному сигналу. Аналитический сигнал определяется выражением:

$$s_c(t) = s_r(t) + js_i(t), \quad (1)$$

где $s_r(t)$ – исходный действительный сигнал, $s_i(t)$ – действительный сигнал, полученный путем применения преобразования Гильберта к исходному сигналу.

Дискретное преобразование Гильберта можно представить в следующем виде:

$$s_i(n) = \sum_{k=-\infty}^{+\infty} h(k)s_r(n-k), \quad (2)$$

где $h(k)$ – импульсная характеристика преобразователя Гильберта.

Полученный таким образом комплексный сигнал имеет широкое применение в ЦОС: получение мгновенного значения амплитуды для построения огибающей, формирование сигналов с однополосной модуляцией, квадратурная модуляция, определение мгновенной частоты и преобразование частоты.

После ПГ имеем набор временных комплексных отчетов. При помощи ДПФ преобразуем полученные значения в частотную область.

Основой ДПФ является непрерывное преобразование Фурье, задающееся следующим соотношением:

$$S(f) = \int_{-\infty}^{+\infty} s(t)e^{-j2\pi ft} dt \quad (3)$$

где $s(t)$ – непрерывный сигнал во временной области.

Вычисление значений $S(f)$ дает возможность анализировать частотный состав сигнала. Для цифровой обработки сигналов актуально использование дискретного преобразования Фурье, которое определяется как дискретная последовательность $S(m)$ в частотной области:

$$S(m) = \sum_{n=0}^{N-1} s(n)e^{-j2\pi nm/N} \quad (4)$$

где $s(n)$ – дискретная последовательность значений, полученных после дискретизации во временной области непрерывного сигнала $s(t)$.

В нашем случае $s(n)$ – дискретная последовательность комплексных значений, полученных после подачи сигнала на АЦП и применения к сигналу ПГ.

Для упрощения цифровой обработки удобнее работать в системе полярных координат. Поэтому после ДПФ полученные данные проходят через программный модуль CORDIC – цифровой вычислитель поворота системы координат.

Тестирование осуществляется по следующей схеме:

1. Подается сигнал с генератора на АЦП с заданной частотой.
2. К полученным после АЦП значениям применяется преобразование Гильберта. Получаем комплексные отчеты.
3. Применяется преобразование Фурье.
4. Значения пропускаются через CORDIC.
5. Через JTAG передаем полученную информацию на компьютер для последующей обработки.
6. Устанавливаем новое значение частоты сигнала.

Описанное иллюстрируется рисунком 1.



Рис. 1. Схема системы тестирования

Результатом тестирования устройства является график амплитудно-частотной характеристики (АЧХ) АЦП EV10AQ190A, представленный на рисунке 2.




Рис. 2. АЧХ АЦП EV10AQ190A

Полученные результаты показывают устойчивую работу процесса тестирования.

3. ЗАКЛЮЧЕНИЕ

Создан стенд, обеспечивающий проверку узлов ЦОС. Написано программное обеспечение для работы стенда, произведено тестирование ПО цифрового устройства.

ЛИТЕРАТУРА

- [1] Voskoboynikov, M.A. Assessment of the view area of parachuted radio monitoring system an stabilization of flight under wind forcing / M.A. Voskoboynikov, A.S. Podstrigaev, V.V. Davydov // Journal of Physics: Conference Series. – 2019. – Vol. 1368. DOI: 10.1088/1742-6596/1368/4/042024.
- [2] Podstrigaev, A.S. Features of Transmission of Intermediate Frequency Signals over Fiber-Optical Communication System in Radar Station / A.S. Podstrigaev, R.V. Davydov, V.Y. Rud, V.V. Davydov // Lecture Notes in Computer Science. – 2018. – Vol. 11118. – P. 624-630. DOI: 10.1007/978-3-030-01168-0_56.
- [3] Sinitsyn, M.E. Analysis of the Sea Surface Influence on the Shape of Microwave Spiral Antenna Radiation Pattern / M.E. Sinitsyn, A.S. Podstrigaev, A.V. Smolyakov, V.V. Davydov // Antennas Design and Measurement International Conference (ADMInC). – 2019. – P. 72-74. DOI: 10.1109/ADMInC47948.2019.8969319.
- [4] Hwang, J. System level tools for DSP in FPGAs / J. Hwang // International Conference on Field Programmable Logic and Applications. – Springer, Berlin, Heidelberg, 2001. – P. 534-543.
- [5] Smolyakov, A.V. Design of DRFM-based Several Radar Targets Simulator Using FPGA / A.V. Smolyakov, A.S. Podstrigaev // IEEE Conference of Russian Young Researchers in Electrical and Electronic Engineering (EIConRus). IEEE, 2021. – P. 169.